Nouvelles

Oct 17, 2023

Articles en vedette DesignCon 2018

Design Nouvelles Personnel | 27 février 2018 Si vous avez manqué DesignCon, vous avez manqué beaucoup.

Design Nouvelles Personnel | 27 février 2018

Si vous avez raté DesignCon, vous avez beaucoup manqué. Vous trouverez ci-dessous un échantillon des plus de 80 articles techniques présentés à DesignCon 2018 par des experts en ingénierie dans les domaines du test et de la mesure, de l'intégrité de l'alimentation et de l'intégrité du signal.

Cliquez et acquérez des connaissances sur les systèmes d'interconnexion, les diagrammes de l'œil, les signaux de données série haute vitesse, les convertisseurs CC-CC, la DDR5, etc.

Marquez votre calendrier dès maintenant pour DesignCon 2019, du 29 au 31 janvier !

Application des techniques IBIS-AMI à l'analyse DDR5 La mémoire DDR5 devrait fonctionner à des vitesses allant de 3 200 MT/s à 6 400 MT/s. Ces vitesses se situent bien dans la plage où l'égalisation Tx/Rx est utilisée pour assurer une transmission de signal fiable dans les applications de canal série. La DDR5 devrait utiliser les mêmes techniques (FIR, CTLE, DFE) pour améliorer la qualité du signal lorsque la spécification DDR5 finale sera publiée.

Bien que les vitesses de signalisation DDR5 aient atteint les vitesses SerDes traditionnelles, il existe des différences significatives entre les applications de canal DDR et de canal série, notamment : • Des canaux de perte plus courts avec plus de discontinuités et de réflexions • Plusieurs combinaisons pilote/récepteur • Plusieurs terminaisons de signal • Signalisation asymétrique • Variable topologies de réseau (DIMM présents ou absents) • Courtes rafales de transmission suivies d'une reconfiguration des E/S réseau • Signalisation bidirectionnelle

Au début, l'application des techniques d'égalisation SerDes et des modèles AMI semble être une approche évidente pour améliorer la qualité du signal DDR5. Une inspection plus approfondie révèle que les problèmes de conception rencontrés par les topologies DDR5 sont assez différents des défis de signalisation que les techniques d'égalisation SerDes étaient initialement conçues pour surmonter. Cependant, une application réfléchie des modèles AMI et des techniques de simulation AMI peut mettre en évidence les problèmes de qualité du signal DDR5 importants et les meilleures techniques à utiliser pour les surmonter.

Cet article examine les défis liés à la réalisation d'une transmission de données fiable pour un réseau de données DDR5 fonctionnant à différentes vitesses. Nous discutons de la manière dont l'analyse de type AMI peut être utilisée pour identifier quels transferts de données sont les facteurs limitants des performances à haute vitesse et quelles techniques d'égalisation/modélisation peuvent être utilisées pour y remédier.

Les interconnexions à base d'élastomères utilisent des structures de guides d'ondes pour activer les réseaux Terabit en minimisant les pathologies de la couche physique Dans cet article, les auteurs présentent un nouveau système d'interconnexion pour l'infrastructure Internet des centres de réseau et de données. Cette interconnexion consiste en un système différentiel complet comprenant des câbles twinax qui sont directement attachés à une carte de circuit imprimé fabriquée de manière conventionnelle à l'aide d'une technologie qui peut éliminer le connecteur. Cette topologie peut réduire considérablement les pertes et les décalages d'impédance dans l'ensemble du système de transmission. La structure d'interconnexion est constituée d'un interposeur directement inséré dans la carte. L'interposeur se décline en deux topologies différentes : H-pin et élastomère conducteur. Les deux configurations permettent une grande flexibilité lors de la conception du système à grande vitesse. Une telle flexibilité permet d'utiliser une large gamme de matériaux PCB pour optimiser le rapport coût/performance.

L'écart entre la conformité au "masque" oculaire, les contours BER et BER Diverses méthodologies ont existé au cours des dernières décennies pour le traitement des diagrammes oculaires. Ceux-ci coexistent et, à certains égards, se heurtent. Un tel exemple est la "conformité du masque". Des années 1950 au début des années 1980, les tests de masque consistaient en une forme de crayon gras dessinée sur le réticule d'un oscilloscope analogique… et des instructions pour s'assurer que la trace de l'oscilloscope restait à l'intérieur ou à l'extérieur de la forme.

Avec l'avènement des oscilloscopes numériques, des méthodes se rapprochant de ce type de test de manière plus précise sont apparues. Le crayon gras a été abandonné. Le masque a été plus précisément spécifié et dessiné. La question de la détection et de l'enregistrement d'une violation de masque est devenue plus objective.

Avance rapide de 20 à 25 ans et nous avons des notions de taux d'erreur sur les bits (BER) et des contours de BER constant basés sur l'analyse statistique des formes d'onde numérisées et des diagrammes de l'œil. Les tests de masque sont toujours là… mais peu semblent savoir précisément ce qu'ils signifient ; juste qu'ils semblent prudents. Ici, nous examinons la signification des tests de masque du diagramme de l'œil, des contours BER, du BER et des relations entre eux.

Amélioration de TDECQ et SNDR pour une meilleure caractérisation des signaux de données série et du chemin du test de masque aux mesures TDEC, SNDR et TDECQ Avec le déplacement de la signalisation vers PAM4, les mesures se déplacent dans deux directions : SNDR pour PAM4 - rapport signal sur bruit et distorsion, un outil de test d'émetteur qui additionne le bruit et d'autres caractéristiques non indemnisables en un seul chiffre de mérite ; et le TDECQ, quaternaire de pénalité de fermeture de l'émetteur et de l'œil de dispersion. Nous résumons ces développements, et dans un travail original nous montrons des améliorations pour SNDR et TDECQ pour le futur proche.

Mesure du courant et du partage de courant des convertisseurs CC-CCLa mesure du courant dans les convertisseurs de puissance, en particulier dans les convertisseurs CC-CC à découpage, est une tâche très importante. Cet article établira une plage pratique pour les constantes de temps que nous devons couvrir et illustrera l'efficacité des corrections basées sur le DSP pour quelques valeurs de constante de temps sélectionnées. Il sera montré et illustré que même si la tension aux bornes du condensateur de l'élément RC roule sur la tension de sortie "silencieuse", pour de multiples raisons, la plage de tension en mode commun et la réjection en mode commun du circuit de mesure sont toujours très importantes. Cet article analyse le bruit de fond, la plage dynamique, le niveau de confiance et la vitesse de mesure de la solution de mesure d'impédance.

Examiner les défis du système lors de la mise en œuvre de la connectivité d'entrée/sortie (E/S) du centre de données de nouvelle générationAlors que l'industrie des réseaux évolue pour développer des débits de données plus élevés pour prendre en charge les demandes de nouvelle génération, il existe également des demandes simultanées pour prendre en charge un port d'entrée/sortie (E/S) plus élevé densités, dissipation de puissance du module d'E / S plus élevée, intégrité du signal améliorée, maintien de la portée du câble et performances satisfaisantes en matière d'interférences électromagnétiques (EMI). Dans cet article, nous discuterons des différences comparatives entre trois types de ports à la pointe de la technologie, y compris micro quad petit facteur de forme enfichable (microQSFP), quad petit facteur de forme enfichable double densité (QSFP-DD) et octal petit format -facteur enfichable (OSFP). Ces nouveaux ports d'E/S répondent aux exigences de performances contradictoires de différentes manières et les différences de performances comparatives seront présentées à l'aide d'une combinaison de méthodes de simulation et de mesure. Un résumé sera fourni mettant en évidence la capacité relative des différents types de ports à répondre aux besoins du marché de la prochaine génération.

Étude des performances du système électrique 112G basée sur une méthodologie Salz SNR amélioréeAu stade précoce de la conception du système pour 112G, lorsqu'aucun silicium ni composant matériel n'est disponible, un modèle analytique Salz SNR amélioré est dérivé et une méthodologie d'évaluation de la marge du système est introduite. Contrairement à la méthode Salz traditionnelle basée sur l'ICR, les principaux termes de bruit reconnus comme dominants et pondérés beaucoup plus dans PAM4 que dans les systèmes NRZ sont inclus. Les « limites supérieures » de performance telles que la perte d'insertion maximale tolérable et la diaphonie pour le schéma de modulation « optimal » sont analysées sur la base de six architectures de liaison de fond de panier et celles qui ont la possibilité la plus élevée de respecter les « limites supérieures » sont sélectionnées sur la base de la modélisation complète du canal pour l'analyse des marges.

16 Gb/s et au-delà avec E/S asymétriques dans une mémoire graphique hautes performancesGDDR5 est devenue une interface DRAM de premier plan pour les applications nécessitant une bande passante système élevée comme les cartes graphiques, les consoles de jeux et les systèmes de calcul hautes performances. Cependant, les exigences des nouvelles applications entraînent une bande passante mémoire encore plus élevée. Le document traite du développement de GDDR6 en tant que solution à moindre risque et plus rentable par rapport à d'autres solutions de mémoire à large bande passante. Nous introduisons en outre GDDR6 comme offrant une augmentation de 2 fois la bande passante par broche par rapport à GDDR5, tout en maintenant la compatibilité avec l'écosystème GDDR5 établi. La mise à l'échelle des performances des circuits et des canaux sera discutée et validée par des mesures pour démontrer le potentiel de mise à l'échelle de GDDR6 à 16 Gb/s.

Plus d'informations sur les formats de texte